锁存器

一、概述

锁存器（Latch）是一种对电平敏感的存储单元电路，在数字电路中临时存储 1 位二进制数据。锁存器可以使用各种数字逻辑门（如与门、或门、非门、与非门和或非门）来实现，其核心特性是电平触发，在使能信号有效时，输出状态随输入信号的变化而变化；而在使能信号无效时，其输出状态被锁定，直到使能信号再次有效。

二、双稳态电路

双稳态电路是锁存器的基础，了解锁存器之前首先要掌握双稳态电路的特性。

双稳态电路是一种数字电路，有两个输入端，分别称为置位（Set，简写为 S）和复位（Reset，简写为 R），输出端称为 Q 和 \(\overline {\rm{Q}} \)（Q 的相反值）。

在最常见的双稳态电路中，S 和 R 输入通常默认为 0，必须上升到 1 才能改变输出状态。

当 S 变为 1 时，输出 Q 变为 1，而 \(\overline {\rm{Q}} \) 变为 0

当 R 变为 1 时，输出 Q 变为 0，而 \(\overline {\rm{Q}} \) 变为1

注：

（1）在正常操作中，S 和 R 通常都是保持 0

（2）Q 总是 \(\overline {\rm{Q}} \) 的相反值

（3）不能同时使 S 和 R 为 1，这会使得输出的状态将不确定

（4）由 NOR 构建的双稳态电路时高电平有效，由 NAND 构建的双稳态电路时低电平有效。

时序图

（1）当 S 输入 1 时，输出 Q 变为 1。再次操作 S 为 0 或 1 不会对输出 Q 产生影响；

（2）当 R 输入 1 时，输出 Q 变为 0。再次操作 R 为 0 或 1 不会对输出 Q 产生影响；

（3）R 和 S 输入可以是瞬间的脉冲。

双稳态电路在报警电路中特别有用，其中一个输入（传感器或探测器）会使报警铃响起，而另一个输入（安保人员的钥匙）会使报警恢复到静音状态。

简易逻辑门双稳态电路

双稳态电路的核心是由两个非逻辑门组成，每个逻辑门的输出都连接到另一个逻辑门的输入上，这样的电路有两个稳定状态。如下图所示：

（1）当 A = 0 时，则 B = 1。因为 B = 1，则 C = 0。C 连接到 A，所以 A = 0。

（2）当 A = 1 时，则 B = 0。因为 B = 0，则 C = 1。C 连接到 A，所以 A = 1。

但这个电路并不好。为了设置或重置双稳态电路，需要将输入 A 或输入 B 强制为 1 或 0。但输入端同时也是其他逻辑门的输出端，强制逻辑门的输出为 1 或 0 可能会导致问题。

如果我们假设当 A = 0 时强制 A 为 1，那么输出 C 将试图保持 0，这样 A 到底是 1 还是 0 呢？可能会导致不确定的状态，双稳态电路可能无法正常工作，或者不可靠，最坏的情况下，由于输出被强制为 1 或 0，逻辑门可能会损坏。

三、SR 锁存器

SR 锁存器（SR Latch）是数字电路中最基础的存储元件之一，由两个交叉耦合的逻辑门（或非门或与非门）构成，通过置位（S）和复位（R）信号控制输出状态。SR 锁存器可分为基本 SR 锁存器和门控 SR 锁存器（增加使能输入信号，可使能或禁用输入端S和R对锁存器状态的影响），符号如下：

3.1 基本 SR 锁存器

基于或非门构成的 SR 锁存器

或非门电路符号及真值表如下：

当 A = 0 时，可以得到一个 B 为输入、Q 为输出的非门；当 A = 1 时，无论 B 的状态如何，Q = 0。（在这里，A 的作用就像一个复位 R）

使用或非门搭建双稳态电路，当 S 和 R 都为 0 时，或非门就像非门一样工作，双稳态电路有两个稳定状态。S 和 R 可以安全地设置为 1，因为它们没有直接连接到或非门的输出，而是输入端。

（1）当 S = 0，R = 0，Q = 0 时，Q 和 S 经过与非门得到 \(\overline {\rm{Q}} \) = 1，R 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 0。

此时将 S 置为 1 会强制 \(\overline {\rm{Q}} \) = 0，R 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 1，Q 和 S 经过与非门得到 \(\overline {\rm{Q}} \) = 0。

由此可见，将 S 置为1会强制 Q = 1。

（2）当 S = 0，R = 0，Q = 1 时，Q 和 S 经过与非门得到 \(\overline {\rm{Q}} \) = 0，R 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 1。

此时将 R 置为 1 会强制 Q = 0，Q 和 S 经过与非门得到 \(\overline {\rm{Q}} \) = 1，R 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 0。

由此可见，将 R 置为 1 会强制 Q = 0。

真值表如下：

基于与非门构成的SR锁存器

与非门电路符号及真值表如下：

当 A = 1 时，可以得到一个 B 为输入，Q 为输出的非门；当 A = 0 时，无论 B 的状态如何，Q = 1。（在这里，A 的作用就像一个置位 S）

使用与非门搭建双稳态电路，当 S 和 R 都为 1 时，与非门就像非门一样工作，双稳态电路有两个稳定状态。S 和 R 可以安全地设置为 0，因为它们没有直接连接到与非门的输出，而是输入端。

（1）当 S = 1，R = 1，Q = 0 时，Q 和 R 经过与非门得到 \(\overline {\rm{Q}} \) = 1，S 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 0。

此时将S置为 0 会强制 Q = 1，Q 和 R 经过与非门得到 \(\overline {\rm{Q}} \) = 0，S 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 1。

由此可见，将 S 置为 0 会强制 Q = 1。

（2）当 S = 1，R = 1，Q = 1 时，Q 和 R 经过与非门得到 \(\overline {\rm{Q}} \) = 0，S 和 \(\overline {\rm{Q}} \) 经过与非门得到 Q = 1。

此时将 R 置为 0 会强制 \(\overline {\rm{Q}} \) = 1，Q 和 R 经过与非门得到 Q = 0，S 和 \(\overline {\rm{Q}} \) 经过与非门得到 \(\overline {\rm{Q}} \) = 1。

由此可见，将 R 置为 0 会强制 Q = 0。

真值表如下：

3.2 门控 SR 锁存器

门控 SR 锁存器是在基本 SR 锁存器的基础上，增加使能信号（通常标记为 E 或 EN）控制的改进型锁存器，通过使能端控制输入信号的有效性，从而限制输入对输出的影响时段。

基于或非门构成的门控 SR 锁存器

或非门构成的门控 SR 锁存器逻辑图如下：

（1）使能信号 CLK 为高电平有效：

当 CLK = 0 时，内部基本SR锁存器的两个输入均为 0，此时锁存器处于保持状态；

当 CLK = 1 时，输入 S 和 R 才被允许改变输出 Q 的状态。

（2）当 CLK = 1 时：

S = 0，R = 0，锁存器处于保持状态；

S = 1，R = 0，锁存器处于置位状态；

S = 0，R = 1，锁存器处于复位状态；

S = 1，R = 1 为禁止状态。

真值表如下：

基于与非门构成的门控 SR 锁存器

与非门构成的门控 SR 锁存器逻辑图如下：

在基于与非门构成的门控 SR 锁存器中，当 CLK = 0 时，内部基本 SR 锁存器的两个输入均为 0，此时锁存器处于保持状态，真值表相同。

四、D 锁存器

D 锁存器是一种基于 SR 锁存器改进而来的存储器件。在D锁存器电路中，输入端的反相器确保S和R输入总是相反的，以避免两者同时为1的无效状态。

D 锁存器有一个使能引脚，当使能信号为高电平时，输出 Q 会跟随输入 D 的状态变化，即输入D的数据直接传递到输出 Q 上；而当使能信号为低电平时，无论输入 D 如何变化，输出 Q 都保持其最后的状态不变，从而实现数据的锁存功能。

（1）当 EN = 0 时，电路进入保持状态，输出 Q 保持不变

（2）当 EN = 1 时，输入 D 通过前级门电路传递到输出 Q

真值表如下：

发布时间：2025/8/8 下午10:02:04  阅读次数：187